

. (2,000PU)

印. 紙 4000円

頣

昭和44年12月16日

特許庁長官 井土 貴人 股 1. 発明の名称 朝徳英書の海峡県台町子田都

1. 発明の名称 製造装置の構成単位可変製得入 2. 森 印 安

在 所 神奈川原川崎市上小亩年1015 發地

富士通株式会社内 医 名 **庭 糖 点 糖**

个 (外1名)

住 所 神奈川県川崎市上小田中1015番地

氏 名 (522) 富土通株式会社

代表者 嵩 羅 芳 光

4. 代 理 人

3. 特許出顧人

〒171. 住 所 東京都登島区南長崎2丁目5番2号

氏 名 (7139) 弁理士 玉 蟲 久 五 郎 (外2名)

5. 添付書類の目録

(1) 明 细 曾 1 通 (2) 図 面 1 通 (3) 委 任 状 1 通

(4) 随春剧本 1通



① 日本。持許庁

公開特許公報

①特開昭 48-66745

(3)公開日 昭48.(1973) 9.12

②特願昭 44-/02042

②出願日 昭46.(197/)/2./6

審査請求

(全9頁)

庁内监理番号

52日本分類

6974 56

97/101

明 超 書

発明の名称 記憶装置の構成単位可変制御方式
 発許請求の範囲

複数個の独立にアクセスできるメモリ単位を有 する記憶装置のアクセスにおいて、処理装置から の2 遊散で表示されたアドレス・コードの所定ピ ットを記れ替えてインタリーブ切替を行なっと共 に、上記アドレス・コード中の所定数のピットを 用いて上記メモリ単位を選択するようにしたことに よモリ単位を選択する配管装置の構成単位可変制 したことを特徴とする記憶装置の構成単位可変制 初方式。

3.発明の詳細な説明

本発明は、記憶装置の構成単位可変制御方式、特に独立にアクセスし得るメモリ単位内のメモリ 容量を減少または増加し、その分だけメモリ単位 数を増加または減少せしめるようにできる記憶装 最の構成単位可変制御方式に関するものである。

一般に1つのパンク内に順にアドレスを附与することを1/1ンタリーブ (以下1ileする),2 3年間つのパンクにまたがつてアドレスを附与することを2 ウエイインタリーブ (以下2ileする),4 つのパンクにまたがるのを4 ウエイインタリーブ (以下4il とする),および8 つのパンクにまたがるのを8 ウエイインタリーブ (以下8il と

する)と呼んでいる。

通常配信装置の容量としては、64KB の容量をもつパンクが2 パンク (128KB) 、3 パンク (192 KB) 、4 パンク (256KB) 、5 パンク (320KB) 。6 パンク (384KB) 、8 パンク (512KB) ・・・ と増設されて行く。との場合的述の如く並列アクセスを可能にしようとすると、記憶装置の容量に応じてインタリーブを切替えて利用する必要がある。一方同じ容量をもつ記憶装置でも、例えば 64KB の紀憶装置の場合、64KB のパンクを1 つもうけるレステムに対して、32KB の容量をもつパンクを2 つもうけ26L で用いる必要も生ずる。即も1 パンク当りの容量を可変にしその分だけパンク数を増加し並列アクセスを容易にする場合がある。

したがつて、記憶装置はレステム構成にあわせて、記憶装置全体の容量を可変にし得ること、インタリーブを可変にし得ること、および1メンク当りのメモリ容量を可変にし得ることが必要であり、これらの変更を当該システム構成にあわせて容易に行ない得るようにすることが望まれる。

択する所定数のピットの数を可変にしたことを特徴としており、以下図面にしたがつて説明する。

各図において、CPUは中央処理装置、MAC#0 ~MAC#7はメモリ・アクセス制御装置#0~#7、 BANK#0~BANK#31はメモリ・パンク#0~#31、 CCSLはレステム切替装置、MBC#0~#8 (#1~ #3 は図示省略)は各メモリ・パンク BANK#0~ #3 に夫々対応する制御部、CCSL DBCODB はシステム切替装置からの値号を解説するシステム切替デコーダ、BANK SELECT はメモリ・パンク 時間 昭48-66745② また一般に記憶装置は例えばイバンク毎にメモリ・アクセス制御装置をそなえ、そのメモリ・アクセス制御装置の統括の下に各バンクが選択されるように構成されており、インタリーブ切替やバンク当りの容量の変更に釣らず、アクセスすべきアドレスの存在するバンクを正しく選択することが必要となる。

を選択するパンク選択回路、ADR はアドレス・ レクスタで内部の ADR0~ADR13 (図中 ADR2~ ADR9 は省略)はアドレス・レウスタを構成する ピツト対応のフリップフロップ、BNはBN 信号 発生源、32℃は32℃ 信号発生源、ADR SET CATE はアドレス・レジスタ ADRにアドレスをも ツトする為のゲート、AORS は中央処理装置 CPU からメモリ・アクセス制御装置 MACへ送られるメ モリ・アドレス・コード値号(又は信号線)でそ の各ピツトは AO~A18 として示される。LO~L4 はシステム切替鉄道 CCSL からメモリ・アクセス 制御装置 MACへ送られるメモリ・パンク BANKの 韓雄アドレス・コード信号 (又は信号級) の各ピ プト、1i5~8ib はシステム切替装置 CCSL から メモタ・アクセス制御装置MAC へ送られるイン ·タリーブ数を扱わす信号(又は信号級)、G2, 63,64,616,617,618,632およびこれらの石 定信号である WG2~WG32は後述の如くパンク選 択に利用するシステム切替デコーチCCSL

DBCODEの出力信号、11~25 および 50~57 はナン

ド回路、26~49、58~75 および82 はアンド回路 76~61 はノア回路を夫々示す。

データ処理システムの構成例として第1図のようなものが一例として考えられる。

第1図では、メモリは複数のパンク BANK#0~ BANK#31(1 パソクは例えば 64KB の容量をもつ)に分割されており、4個のパンクが1つのメモ リ・アクセス制御装置 MAC によつて制御される ようになつている。メモリ内の情報を読み書きす る場合は、中央処理装置CPU(実際には図示され たいチャネル創御装置CACの場合もある)から各 メモリ・アクセス制御装置 MAC#0~#7に対して一 斉にメモラ・アドレス・コード信号 ADRS やメモ リ・アクセス要求信号、データ(これらは図示省 略)等が送られ、各メモリ・アクセス制御装置 MAC#0~#7 では、中央処理装置CPU から送ら れてきたとれらの信号が自装置で統括するメモリ ・パンクに対するものか否かを判定し、その結果 により放当メモリ・パンクを制御する。この場合 ,メモリ・パンク BANK の輸送アドレス(機器)

もつパンクが複数もうけられて記憶装置全体として必要をもつようにされ、例えば320KBの容量をもつようにされ、例えば320KBの容量を必要とする場合図中でとして示す如り場合を必要とする場合ので構成される。こののは1つのよそり・アクセス側のアに置かれる。そしてインクリーブのはとなり、残余の1つが1iLとされる構成ンクでもに分け、夫々2iLとされ、他の残余の1パンクで1iLとする構成などが一般に用いられる。そのため、これらの変更を自由に行なえるようにする必要がある。

また図中 I あるいは N として示す如く、1 パンクを 32 KB の容量のものとし、通常図中 I に示す如く 64 KB の 1 パンクで挟していたものを 32 KB の 2 パンクを 2 i Lで使用し、アクセスを並列的に行なうこともあり、このようなパンク容量の変更に伴なうインタリーブの切替に対処する必要もあ

特朗 昭48-66745(3)

は可変となっており、システム切替装置 CCSL からメモリ・アクセス 飼御装置 MAC へ与えられているメモリ・パンクの論理アドレス・コード信号 (LO~L4) によって、各メモリ・パンク BANK の論理アドレスは決定される。従ってメモリ・アクセス 飼御装置 MACでは中央処理装置 CPU からのメモリ・アドレス・コード信号 (LO~L4)とにより、中央処理装置 CPU からのメモリ・アクセス 要求が自装置 CPU からのメモリ・アクセス 要求が自装置 で統括するメモリ・パンク BANK に対するものか否かを判定することになる。

また、後述するようにインタリープ方式が採用されていると、メモリ・アクセス制御装置MACでは、上記両信号の他に、システム切替装置CCSLから与えられているインタリーブ数を表わす信号 (1: L~8: L) をも利用してメモリ・アクセス要求が自装置に対するものか否かを判定する。次に第2回によりインタリーブ方式について説明する。

第2図において示す如く、通常 64 KB の容量を

δ,

第3図に示す如く、本発明は、システム切替装置 CCSL は各ペンク毎に当該システム構成にあわせてインタリーブ信号(1iL ないし 8iL)およびペンクの論理アドレス・コード信号 LO ないしL4を発し、システム切替デコーグ CCSL DBCODB によってペンク選択に必要な信号 G2、※G2 などをペンク選択回路 BANK SBLBCTに与えている。この状態においてデータ処理装置 CPU からメモリ・アクセス要求信号(図示省略)およびアクセスすべきアドレス・コード信号 ADRS(各ピットは AO ないし A18 として第4 図に示される)が与えられるとき、ペンク選択回路 BANK SBLBCTによって自パンクへの要求か否かを判断するように構成される。

第4図はインクリーブの変更に伴なうパンク程 択の級要を示すもので、デーク処理数量からのア ドレス・コード信号はこの表にしたがつた形に変 換されて記憶装置をアクセスする。即ち、「の 64KBの1iLの場合、パンクを選択するためのパ **ング・センクト・ピットとして中央処理装置 CPU からのアドレス・コード信号 ADRS の中第 O 桁ないし 第 4 桁までの 5 ピット AO~A4 をそのまま使用し、残りの 18 ピット A5~A18 が選ばれた バック上のメモリ・アドレスを示すピットとして使用される。なおメモリ・アドレス・ピットとして使用される ピット配列は図示のように中央処理装置 CPU からメモリ・アドレス・コード信号として送られてきたときのピット配列とは異なる配列となっているが、これは後述するように、ピットの入れ替えを行なう場合に必要なゲート数等を削減するためである。

I の 64KB のパンク 2 個を使用した場合 (128 KB; 1,1 i L) も上記 I の場合と同様、パンク・セレクト・ピフトとして 40~44 のピフトが使用され、メモリ・アドレス・ピフトとして 45~418 のピフトが使用され、パンクサ0, #1 の区別はピフト 44 が "1" か "0" かで行なわれる。

頁の 54KB のパンク 2 値を称用し 2 ウエイイン クリーブとした場合 (128KB; 2 i L) パンク・セレ

【のパンク容量を 32KB に変更し、 32KB の X ンク 2 個を使用して 2 ウエイインクリーブとした 場合 (64KB; 2 i L), パンク・セレクタ・ピフトとして 40~44, 418 の 6 ピフトを使用し、メモリ・アドレス・ピツトとしては 45~417 の 12 ピットが使用される。 【の場合と 【の場合とでは、まずパンク・セレクタ・ピフトの数が 6 ピットと 5 ピットで相違し、従つてメモラ・アドレス・ピット も 12 ピットと 13 ピットで相違する。

これは、82KBの2個のパンクは、実際には 64KBのパンク (例えばBANK#0) を2分割して使用されるため、まずA0~A4の5ピットで1の場合と同様 64KBのパンクを選択し、次いでそのパンクの上側の32KBか下側の32KBかを識別するような選択方法を採つているからで、この方法を採用することによりメモリ単位即もパンクの容量を変更しても自由にパンク選択を行なうことができる。なお、この場合メモリ・アドレス・ピットとしては13ピットから12ピットに減少するが、これはパンク容量が64KBから32KBと単分に

特別 昭48-66745(4) クト・ピツトとして A0~A3, A18 の 5 ピツトが、 又メモリ・アドレス・ピツトとして A4~A17の13 ピツトが使用される。『の場合と』、『の場合と ではピツト A4 と A18 が入れ替つている。

限の 64 KB のパンク 4 個を使用し4 ウェイイン タリーブとした場合 (256 KB; 4iL) パンク・セレ クト・ピットとして $A0\sim A2$, A17, A18 の 5 ピッ トが、又メモリ・アドレス・ピットとして、A8 $\sim A16$ の 13 ピットが使用される。

Xの64KBのバンク8個を使用し、8ウエイインタリープとした場合 (512KB; 8 i L) バンク・セレクト・ピットとして 40, 41, 416~418 の5ピットが、又メモリ・アドレス・ピットとして 42~415 の13 ピットが使用される。

Xの場合と I の場合とでは、ビット A2 とビット A16, ビット A8 とビット A17, ビット A4 とビット A18 が 夫々入れ 替っている。

減少しているので、何らさしつかえない。

従って全体のピット数(パンク・セレクト・ピット+メモリ・アドレス・ピット)を何ら変更するととなく、パンク容量の変更に伴なって単にパンク・セレクト・ピットの数を変更するだけで、容易にパンク連択が行なえる。

以上のように、インタリーブの変更、或いはパンク容量の変更に伴つてピットの入れ替えが行なわれるが、この入れ替えを行なうために第3図に示すシステム切替デコーダCCSL DECODE からのG2, **G2··· などの信号(第5図参照)が用いられる。

この場合データ処理装置 CPU からのアクセス 要求信号が発生し、アドレス・コード信号 ADRS が与えられる毎に、第4 図に示す表にしたがつた 論選演算処理を、アドレス・コード信号の各ピツ ト毎に行なうようにすることも可能であるが、そ の演算処理を行なうためには所定段数のゲート回 路を通過する必要があり、アクセス時間がそのた めに増大する。 インタリーブ切替やパンク容量の変更はシステム構成が決まれば前もつて定まるものであるため、システム切替装置 CCSL およびシステム切替デコーグ CCSL DECODE によつて、アドレス・コード信号の各ピツトが入れ替えられるべき位置を準備するような信号 G2, ※G2・・※G32 を前もつてつくつておきアクセス時間を減少するようにしている。

第 5 図は本発明にしたがつた全体構成図で、データ処理装置 CPU から、アドレス・コード信号の各ピプト 40ないし 418 が指定され、同時にアクセス要求信号が与えられる。

これに先立つて、システム全体の構成にみあう ようシステム切替装置 CCSLから、各パンクに論 理アドレスを設定するための論理アドレス信号 (LO~L4) が与えられ(パンク BANK#0 に対しては LO~L4 は全部 *O*) インタリーブ数にしたがつて 1iL,2iL,4iLおよび8iL が与えられ、さらに パンク容量が82KBの場合は32K,BN 両信号が発 生されている。

数を示す信号 1.6 L~8.6 L , パンクの輸現アドレス・コード信号の各ピット LO~L4 並びにパンク容量を示す信号 BN , 3.2 E 等より作成され、これら G2 , #G2・・・がパンク連択回路 BANK SELECT に与えられている。

なおメンク容量を示す信号 BN, 32K は K ンク容量が 32K の場合に信号源 BN, 32K より発生されるもので、この発生は制御部 MBC 内のスイッテ(図示省略)のセットにより行なわれるが、 V ステム切替装置 CCSL から信号源 BN, 32K を起動するようにしてもよい。

上記のG2 信号をつくる倫理式は次のようになる。

 $G2 = (1 i L + 2 i L + 4 i L) \cdot L2$

往) 328・21 Lは21 L条件でカパーされている。

以下同様に各債号の論理式を示すと次の通りである。

 $\#G2 = (1iL+2iL+4iL) \cdot \#L2$ $G16 = 8iL \cdot L2$ $\#G16 = 8iL \cdot \#L2$

特開 昭48-66745(5)

上記入れ替え処理に関する第6図の説明で述べた如く、中央処理装置 CPU からのアドレス・コード信号 ADR中、ピット A2~A4・A16~A18 の6ピットは、インタリーブ数、ペンク容量等により、メモリ・アドレス指定のためのアドレス・レジスタ ADR (ADR0~ADR13) へのセット位置の変更があるため、どの位置へセットされるかは、インタリーブ数を示す信号の各ピット 1 i L~8 i L 並びにパンク容量が 32 KB か否かを示す信号 32 Kによって制御される。このことを示したのがアドレス・レジスタ・セット・ゲート ADR SET GATP 26~31 である。

同様に、上記6ピットはインタリーブ数、パンク容量等によりパンク選択のためのパンク・セレクト・ピットとして用いられたり、用いられなかったりし、また実際のパンク選択に当つては当該パンクにどのような論理アドレスが設定されたかによつて、パンク選択が行なわれるため、これらを制御する信号としてG2.※G2・・がレステム切替デコーグ CCSL DECODE にてインタリーブ

G3 = (1 i L + 2 i L) · L3

#G3 = (1 i L + 2 i L) · #L3

G17 = (4 i L + 8 i L) · L3

#G17 = (4 i L + 8 i L) · #L3

G4 = (1 i L + 2 i L · 3 2 K) · L4

#G4 = (1 i L + 2 i L · 3 2 K) · #L4

G18 = (2 i L · #3 2 K + 4 i L + 8 i L) · L4

#G18 = (2 i L · #3 2 K + 4 i L + 8 i L) · #L4

G32 = 2 i L · 3 2 K · BN

注) G32は32KB ハンクの場合 418の入れ替え処理に 利用されるものである。

%G32=2 i L ⋅ 32K ⋅ **%**BN

これらの倫理式にしたがつて G2ないし **G32を発生する倫理回路が第6図に示されている。

例えば信号 G2 を発生するためには、8iLがナンド回路 14 で否定されたものと L2 とがアンド回路 36 に供給されている。これは

1 i L + 2 i L + 4 i L + 8 i L = 1

であることから

1 i L 2 i L + 4 i L = 8 i L

であり、前述のG2 信号発生の論理式と一致する ことが刺る。

また信号 G32 の場合、アンド回路 48 の条件は 2iLが [1] で、32 Lが [1] で、BN が [1] の場合 であり、前述の G32 信号発生の論理式と一致する ことが判る。

以下省略するが、第6図にしたがつた回路が第5図のシステム切替デコータ CCSL DBCODS に用いられ、データ処理装置 CPU か6のアドレス・コードの各ピフト A2, A3, A4, A16, A17, A18 と共にパンク選択に用いられる。第6図のパンク選択回路 BANK SELECT内の回路構成の一例は第7図に示される。第7図はパンク BANK#1などのためには同様の回路が夫々存在するものと考えてよい。

第7回において、ビット A Oおよび L Oとが供給 されるナンド回路 50 、アンド回路 58,59 および オア・ソット回路 76 はビット AO と LO とのイク スクルーシブ・オアの否定即ち

40 . 10 + 40 . Lo

択される。

なおインタリーブの切替のために中央処理験能からのアドレス・コードの所定ピットを入れ替える変換表は第4回に示すものに限られるものではない。

▲図面の餌単な説明

第1囚はデータ処理レステムの一例を示すシス

特朗 四48-66745(6)

で扱わされ、ピット 40 と 40 とが共に一致する ととの条件を与えている。

またピット 42,416, 信号 G2, WG2, WG16,G16 が供給されるナンド回路 52,53 , アンド回路 62, 63,64,65 およびノア回路 78 は

 $A2 \cdot \#G2 + A2 \cdot G2 + A16 \cdot \#G16 + A16 \cdot G16$

を表わし、信号 G 2 と ピット A 2 と が共に一致する かあるいは信号 G 16 と ピット A 16 と が共に一致 するかする時を検出する条件を与えている。即も G 2 と一致する場合 ピット A 2 が パンク 選択に用いられ、 G 16 と一致する場合 ピット A 16 が パンク 選択に用いられることを指示している。

さらに点線で囲んだ範囲は 64KB 24L の場合の選択に対応し、

A18 . G32 + A18 . #G32


を表わし、ピット A18 と信号 G32 とが一致する ことの条件を与えている。

再び第5図を参照して、上記の如くパンク道択 回路BANK SELECT により、システム切替装置 CCSLからの所定の指示信号の下で、パンクが過

テム構成図、第2図はインタリーブ方式の一例を示した説明図、第3図は本発明による記憶装置の構成単位可変制御方式の全体構成図、第4図はインタリーブ切替に伴なうペンク選択の概要説明図、第5図は本発明による制御方式の一実施例、第6図および第7図はその部分装置の詳細論理回路図の一実施例を示す。


図において、CPUは中央処理装置,MAC はメモリ・アクセス制御装置,BANK#0ないし#3 はメモリ単位,CCSL はシステム切替装置,CCSL DECODE はシステム切替装置デコーダ,BANK SELECT はパンク選択回路を示し、第4 図における太銀内はパンク選択に用いられる所定数のピットを表わしている。

特許出願人 富士 通 株 式 会 社 内 代理人弁理士 玉 蟲 久 五 郎 外 2 名




HKE (64KB: 1(L) п 32 KB (64KB: 21L) (128 KB: 1.1 (L) ш (128 KB; 2 iL) V (192KB: 2.1 (L) (192KB: 1.1.11L) W] (192 KB; 2.2 iL) VI (256KB:4£L)(256KB: 2.2 LL) (320KB: 4.1(L) (320KB: 2,2.1(L) W (384KB; 4.2 (L) IX (512KB: 81L) (512KB ; 4,4(L)


才 3 Ø



4 ti	•			į		·	
	4					· .	昭48-66745(8)
		An	Ş	A.	, A3	. A3	APA 13 13
		A16	A.s.	Ase	ak .	A2	AIS AIT
	1,	As	হ	P.S.	\$	2	\$ 85.
	ָ ער	A 15	25	A	n		2 80
	ĸ	AM /	AM AIS	. A	Au au as aig	AM AIS AS	AM AIS AS
	7.	٠,	1	\ \ \	4	₹.	₹ ₹
	4	1	1 (1 1	1	·)	
_	ų.	1	١ ١	١ ١	\		
M	₩ *	A7	A,	₹ .	. A	A,	A . RO
4	,	A6	Ae	å	. &	A	AP AP
•		AR	Arr	4	2	å	A A E
木		A4	14 A	A A	18 8 8 8	An An An An	1 2 2
	. evor	A3	8 8	8 8	A A A	Arr Arr Arr Arr Arr Arr Arr Arr Arr Arr	8 8
	47	A2	4 2 W	A 42	A 8 8 8	Are	A A A A A A A A A A A A A A A A A A A
	15.29.	¥.	¥ ¥	A. A.	¥ \$ \$ \$	A, A	A B
	2	Ao i	8 8	2 2	2 2 2 2	4 4 4 4 4 4 4	4 4
	アングの対象		0 -	0 -	0 - 2 - 6	0 - 10 6 4 5 6 7	O - B
1		<u> </u>		لــــنــــــــــــــــــــــــــــــــ	<u> </u>		
	3		1.162	5	ĝ	⊋ [c]	ភ្ន ំ
	64KB; 1 iL)		(728 KB:	128KB; 2(L)	236/08: 41L.)	4 2 8 2 L	(64KB; 2(L.)
	4 KB			£	\$ \\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\	312kB;	1 .
	رگ.	70		\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\	¥ = 3	2 2) [
	•	H	<u> </u>	E.	. 🗷	M	# #







6. 前配以外の発明者および代理人 .

神奈川県川崎市上小田中1015 看地

氏 名 (7283) 弁理士 柏 谷 昭 司

. (7484) 弁理士 森 田

